ram编译问题
TMS320F28377D用EMIF接口和FPGA通讯如何配置
CCS 添加路径选项Workspace和Brouse的区别
关于dsp的小波分析程序或者相关库文件在哪里下载,小波分析在28335上运行
小波分析在28335上运行,关于dsp的小波分析程序或者相关库文件在哪里下载?能否把连接发给我吗?
对TMS320F28379D的双核进行烧写程序时两核运行正常,但复位后CPU1程序可以运行,CPU2程序不运行了
AQCSFRC/AQSFRC 不起作用
大家好!
我尝试用AQCSFRC和AQSFRC在开启中断前将ePWMA和ePWMB同时置低。但是好像并没有起作用,只能一个高一个低。请问下除了下面那些,还需要进行别的配置吗?谢谢
AQCSFRC:
EPwm1Regs.AQCSFRC.bit.CSFA = 0x01;
EPwm1Regs.AQCSFRC.bit.CSFB = 0x01;
EPwm2Regs.AQCSFRC.bit.CSFA = 0x01;
EPwm2Regs.AQCSFRC.bit.CSFB = 0x01;
EPwm3Regs.AQCSFRC.bit.CSFA = 0x01;
EPwm3Regs.AQCSFRC.bit.CSFB = 0x01;
AQSFRC:
EPwm1Regs.AQSFRC.all = 0xED;
EPwm2Regs.AQSFRC.all = 0xED;
EPwm3Regs.AQSFRC.all = 0xED;
直流无刷电机结构类型
看到某直流无刷电机结构类型分为以下四种
正弦波结构
方波结构
精密结构
特殊结构
先不考虑精密结构和特殊结构,正弦波结构和方波结构控制上会有什么不同呢?大家遇到过这样的产品描述吗?
28035CLA调试
28035CLA调试运行问题
请问,当C28XX运行时,CLA寄存器隔一段时间刷新一次,且并不是每次都停在MSTOP语句上,CLA寄存器MR0-MR3每次显示的数值也不一致。
请问,当主程序运行时,CLA是否为触发时运行一次?如果这样,为什么有时候不是停在MSTOP语句上? 另外,CPU触发CLA斜率很快,但是显示刷新的速度很慢,为什么呢?谢谢
TMS320F28379D中的定时器,最小间隔是多久?
TMS320F28379D中的定时器,最小间隔是多久?
关于FOC电流波形顶尖失真问题
用CCS6.0 编PI预算的程序遇到了这个问题,求教!
关于28075的GPIO72与EMIF是否存在冲突
尊敬的工程师:
您好,我在使用28075时,将GPIO72用作EMIF扩展SDRAM的第12号数据线EM1D12,但同时我也将GPIO72和GPIO84在外部进行了3.3V上拉。现在的问题是程序无法从Flash启动(但是用仿真器下载后能运行),我还需要做什么吗? 还是说如果EMIF占用了GPIO72作为数据线之后,就不能将其作为Boot Mode选择的引脚了? 是这样吗?是不是需要改变EMU_BOOTPIN1的默认引脚呢? 如果需要改变,我如何改变OTP这里面的这个寄存器呢?直接在程序里面给这个寄存器赋值吗?如果是直接在程序里面赋值,那我的程序是不是需要刷写两次,第一次先把含有改写OTP的代码刷进去?第二次再把这个代码删去,是这样做吗?请指教,谢谢!
祝您好心情!
单相电网锁频
Hi :
请问Ti的工程师们和社区会员,参考设计TIDA-01604中是如何确定电网频率的呢?看参考手册中好像只有锁相部分啊。http://www.ti.com/lit/ug/tidue54a/tidue54a.pdf
谢谢!
声音在不同温度水中的传播速度是多少
请问声音在不同温度自来水中的传播速度是多少?有相关文档数据吗?
用EMIF扩展SDRAM和ASRAM
尊敬的工程师:
您好,请问使用EMIF扩展SDRAM和ASRAM,哪一种扩展的存储器运行速度更快?谢谢
使用280049 CMPSS实现电流 CBC功能
大家好,使用280049 CMPSS实现电流CBC功能遇到问题:现象1 :同样代码在TI LAUNCHXL-F280049C开发板模拟触发和恢复PWM1和2 CBC功能发波关波正常,在控制板上波一直发不出来??现象2:带仿真器+LAUNCHXL板查看EPwm1Regs.TZCBCFLG.DCAEVT2 =1和DCBEVT2=1为什么还能发出波来?控制板同样有DCAEVT2=1 DCBEVT2=1没波发出,配置如下,请分析指导,急件,谢谢。
// ILA--->A5--->CMP2HP
AnalogSubsysRegs.CMPHPMXSEL.bit.CMP2HPMXSEL = 3;
// ILB--->A10-->CMP7HP
AnalogSubsysRegs.CMPHPMXSEL.bit.CMP7HPMXSEL = 0;
// I115-->B3--->CMP3HP
AnalogSubsysRegs.CMPHPMXSEL.bit.CMP3HPMXSEL = 3;
// NEG signal comes from DAC
Cmpss2Regs.COMPCTL.bit.COMPHSOURCE = NEGIN_DAC;
Cmpss3Regs.COMPCTL.bit.COMPHSOURCE = NEGIN_DAC;
Cmpss7Regs.COMPCTL.bit.COMPHSOURCE = NEGIN_DAC;
// Configure CTRIPOUT path
Cmpss2Regs.COMPCTL.bit.CTRIPHSEL = CTRIP_ASYNCH;
Cmpss3Regs.COMPCTL.bit.CTRIPHSEL = CTRIP_ASYNCH;
Cmpss7Regs.COMPCTL.bit.CTRIPHSEL = CTRIP_ASYNCH;
Cmpss2Regs.COMPDACCTL.bit.DACSOURCE = 0; // DACVALS
Cmpss2Regs.COMPDACCTL.bit.SELREF = REFERENCE_VDDA;
Cmpss2Regs.DACHVALS.bit.DACVAL = 3050;// IA:0--->1 trip
Cmpss7Regs.COMPDACCTL.bit.DACSOURCE = 0; // DACVALS
Cmpss7Regs.COMPDACCTL.bit.SELREF = REFERENCE_VDDA;
Cmpss7Regs.DACHVALS.bit.DACVAL = 3050; // IB:0--->1 trip
Cmpss3Regs.COMPDACCTL.bit.DACSOURCE = 0; // DACVALS
Cmpss3Regs.COMPDACCTL.bit.SELREF = REFERENCE_VDDA;
Cmpss3Regs.DACHVALS.bit.DACVAL = (Uint16)CUR115_CBC_CMPS_BUCK; // I115:1--->0 trip
// ILA--->CMPSS2.CTRIPH--->TRIP4
EPwmXbarRegs.TRIP4MUX0TO15CFG.bit.MUX2 = 1;
EPwmXbarRegs.TRIP4MUXENABLE.bit.MUX2 = 1;
// I115-->CMPSS3.CTRIPH--->TRIP7
EPwmXbarRegs.TRIP7MUX0TO15CFG.bit.MUX4 = 1;
EPwmXbarRegs.TRIP7MUXENABLE.bit.MUX4 = 1;
// TRIP4-->DCAH
EPwm1Regs.DCTRIPSEL.bit.DCAHCOMPSEL = DC_TRIPIN4; // DCAH = Comp2H
// TRIP7-->DCBH
EPwm1Regs.DCTRIPSEL.bit.DCBHCOMPSEL = DC_TRIPIN7; // DCBH = Comp3H
// DCAH-->DCAEVT2
EPwm1Regs.TZDCSEL.bit.DCAEVT2 = TZ_DCAH_HI; // DCAH = high, DCAL = don't care // for buck ILA: 0--->1 ok
EPwm1Regs.DCACTL.bit.EVT2SRCSEL = DC_EVT2; // DCAEVT2 = DCAEVT2 (not filtered)
EPwm1Regs.DCACTL.bit.EVT2FRCSYNCSEL = DC_EVT_SYNC;
// DCBH-->DCBEVT2
EPwm1Regs.TZDCSEL.bit.DCBEVT2 = TZ_DCBH_LOW; // DCAH = high, DCAL = don't care // for buck I115: 1--->0 ok
EPwm1Regs.DCBCTL.bit.EVT2SRCSEL = DC_EVT2;
EPwm1Regs.DCBCTL.bit.EVT2FRCSYNCSEL = DC_EVT_SYNC;
EPwm1Regs.TZSEL.bit.DCAEVT2 = 1; // Enable DCAEVT2 CBC
EPwm1Regs.TZSEL.bit.DCBEVT2 = 1; // Enable DCBEVT2 CBC
EPwm1Regs.TZCTL.bit.DCAEVT2 = TZ_FORCE_LO;
EPwm1Regs.TZCTL.bit.DCBEVT2 = TZ_FORCE_LO;
EPwm1Regs.TZCLR.bit.CBCPULSE = 0; // CNT=0 Pulse clrar CBC
// ILB--->CMPSS7.CTRIPH--->TRIP5
EPwmXbarRegs.TRIP5MUX0TO15CFG.bit.MUX12 = 1;
EPwmXbarRegs.TRIP5MUXENABLE.bit.MUX12 = 1;
// I115-->CMPSS3.CTRIPH--->TRIP7
EPwmXbarRegs.TRIP7MUX0TO15CFG.bit.MUX4 = 1;
EPwmXbarRegs.TRIP7MUXENABLE.bit.MUX4 = 1;
// TRIP5-->DCAH
EPwm2Regs.DCTRIPSEL.bit.DCAHCOMPSEL = DC_TRIPIN5; // DCAH = Comp7H
// TRIP5-->DCAL
//EPwm2Regs.DCTRIPSEL.bit.DCALCOMPSEL = DC_TRIPIN5; // DCAL = Comp7H
// TRIP7-->DCBH
EPwm2Regs.DCTRIPSEL.bit.DCBHCOMPSEL = DC_TRIPIN7; // DCBH = Comp3H
// DCAH-->DCAEVT2
EPwm2Regs.TZDCSEL.bit.DCAEVT2 = TZ_DCAH_HI; // DCAH = high, DCAL = don't care for buck ILB: 0--->1 ok
EPwm2Regs.DCACTL.bit.EVT2SRCSEL = DC_EVT2; // DCAEVT2 = DCAEVT2 (not filtered)
EPwm2Regs.DCACTL.bit.EVT2FRCSYNCSEL = DC_EVT_ASYNC; // Take async path
// DCBH-->DCBEVT2
EPwm2Regs.TZDCSEL.bit.DCBEVT2 = TZ_DCBH_LOW; // DCAH = high, DCAL = don't care for buck I115: 1--->0 ok
EPwm2Regs.DCBCTL.bit.EVT2SRCSEL = DC_EVT2;
EPwm2Regs.DCBCTL.bit.EVT2FRCSYNCSEL = DC_EVT_ASYNC;
EPwm2Regs.TZSEL.bit.DCAEVT2 = 1; // Enable DCAEVT2 CBC
EPwm2Regs.TZSEL.bit.DCBEVT2 = 1; // Enable DCBEVT2 CBC
EPwm2Regs.TZCTL.bit.DCAEVT2 = TZ_FORCE_LO;
EPwm2Regs.TZCTL.bit.DCBEVT2 = TZ_FORCE_LO;
EPwm2Regs.TZCLR.bit.CBCPULSE = 0; // CNT=0 Pulse clrar CBC
关于28377D中未使用的引脚的问题
您好,我在28377D的数据手册中看到,对于未使用GPIO的说明如下:
1.No connection (input mode with internal pullup enabled)
2.No connection (output mode with internal pullup disabled)
3.Pullup or pulldown resistor (any value resistor, input mode, and with internal pullup disabled)
由于我是初学,现在在画PCB原理图,对于未使用GPIO的说明不是太了解,请问各位大佬能否解释的更加详细直白一些?谢谢!
目前对除了AD之外没有用到的GPIO都采用悬空操作,请问这样会不会存在什么问题,若存在问题,对这些GPIO(或者对某个特定的GPIO)应该采取什么操作呢?
ccs里debug时监视expressions的数据刷新频率可以改吗
我在ccs里debug时监视角度变量,但是我发现默认的刷新频率只有大约一秒两个点,这样graph出的角度曲线几乎没意义。
我也试了改graph properties里的sampling rate等,但是发现都没有用啊,expression的采样率还是很慢,求指导哪里能改expressions的采样率
DMA和CPU同时访问EMIF扩展的SDRAM会产生冲突吗?
尊敬的工程师:
您好,DMA和CPU同时访问EMIF扩展的SDRAM会产生冲突吗?如果不冲突,那么C28是如何协调的呢?谢谢!
祝您好心情!