28335的连续软件强制寄存器AQCSFRC的问题

各位工程师好！我现在对AQ模块中的连续软件强制动作有一些问题。如果设置连续软件强制输出低电平，那是不是就意味着从下一个TBCLK边沿开始，EPWM1A与EPWM1B都会持续输出低电平？如果这样的话那前面设置的那些由TB、CC、AQ模块决定PWM的动作不就没有意义了吗？按照下面代码的设置可以输出一个什么样的波形？请各位大佬帮忙解答一下。

EPwm1Regs.TBPRD = EPWM1_TIMER_TBPRD;                             // Set timer period 801 TBCLKs
EPwm1Regs.TBPHS.half.TBPHS = 0x0000;                                        // Phase is 0
EPwm1Regs.TBCTR = 0x0000;                                                              // Clear counter

// Set Compare values
EPwm1Regs.CMPA.half.CMPA = EPWM1_MIN_CMPA;                   // Set compare A value
EPwm1Regs.CMPB = EPWM1_MAX_CMPB;                                   // Set Compare B value

// Setup counter mode
EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN;       // Count up
EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE;                              // Disable phase loading
EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1; 
EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV1;                                      // 1分频 

// Setup shadowing
EPwm1Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;
EPwm1Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;
EPwm1Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO;         // Load on Zero
EPwm1Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;

// Set actions
EPwm1Regs.AQCTLA.bit.CAU = AQ_SET;                                         // Set PWM1A on event A, up count
EPwm1Regs.AQCTLA.bit.CAD = AQ_CLEAR;                                   // Clear PWM1A on event A, down count

EPwm1Regs.AQCTLB.bit.CBU = AQ_SET;                                         // Set PWM1B on event B, up count
EPwm1Regs.AQCTLB.bit.CBD = AQ_CLEAR;                                  // Clear PWM1B on event B, down count

EPwm1Regs.AQSFRC.bit.RLDCSF = 3;                                              // the active register load immediately
EPwm1Regs.AQCSFRC.bit.CSFA = FORCE_LOW; 
EPwm1Regs.AQCSFRC.bit.CSFB = FORCE_LOW;